Обязанности:

• Разработка сложных цифровых дизайнов для ASIC.

• Формирование тестового плана, участие в разработке функциональных тестов.

• Разработка документации на дизайн.

• Портирование и отладка своего кода на FPGA прототипе.

• Разработка проектных ограничений.

• Взаимодействие с группой топологического проектирования.

• Помощь в руководстве группой разработчиков/руководство своей подгруппой.

Требования:

• Опыт работы от 5 лет.

• Уверенное знание VHDL/Verilog.

• Опыт работы с коммерческими RTL-симуляторами.

• Опыт разработки на ASIC.

• Навыки написания скриптов.

• Опыт интеграции каких-либо RISC-ядер.

• Знакомство с UVM.

• Опыт работы со сложными покупными IP (DDR, PCIe, 10GE).

• Высшее техническое/естественнонаучное образование.

Будет преимуществом:

• Опыт разработки SoC.

• Базовые навыки программирования на С/С++.

• Опыт участия в Open Source RTL-разработке.

Условия:

• Работа в аккредитованной IT-компании.

• График 5/2, гибкое начало рабочего дня (8:00-11:00), возможна частично удалённая работа.

• У нас нет бюрократии, дресс-кода и прочих "мелких требований", зато есть большие задачи и возможности.

• Например, возможность защиты диссертации и ведения научной работы прямо у нас.

• Коллектив, в котором можно и поучить других, и поучиться самому.

• Софинансирование медицинских услуг и занятий спортом.

• Дополнительные квартальные премии, чай/кофе, печеньки, фрукты, корпоративные обеды.

Обязанности:

• Руководство тестированием RTL на всех этапах проектирования.

• Разработка тестового окружения для дизайнов со сложными покупными IP.

• Поддержка и развитие системы непрерывной интеграции.

• Поддержка и развитие системы документирования кода.

Требования:

• Высшее техническое/естественнонаучное образование.

• Опыт работы 4-10 лет.

• Участие в разработке проектов "до кремния".

• Уверенное владение Python и Tcl.

• Уверенное владение Си++.

• Опыт работы с UVM.

• Опыт тестирования сложных IP-ядер (PCIE, DDR, 10GE).

• Уверенное знание VHDL/Verilog.

Условия:

• Работа в аккредитованной IT-компании.

• График 5/2, гибкое начало рабочего дня (8:00-11:00), возможна частично удалённая работа.

• У нас нет бюрократии, дресс-кода и прочих "мелких требований", зато есть большие задачи и возможности.

• Например, возможность защиты диссертации и ведения научной работы прямо у нас.

• Коллектив, в котором можно и поучить других, и поучиться самому.

• Софинансирование медицинских услуг и занятий спортом.

• Дополнительные квартальные премии, чай/кофе, печеньки, фрукты, корпоративные обеды.

Обязанности:

• Проектирование топологии цифровых блоков.

• Проектирование топологии цифро-аналоговых блоков.

• Разработка топологии кристалла в целом, включая IO и питание.

• Участие в руководстве группой топологического проектирования.

• Общение с представителями фабрик, согласование запусков.

Требования:

• Опыт участия в прохождении до GDSII по цифровому маршруту 28 нм. или ниже.

• Опыт финализации и характеризации IP-блоков, подготовки мануалов по IP-блокам.

• Опыт использования сторонних сложных IP (PCIe, DDR3/4, 10GE) в реальных проектах.

• Опыт работы с полным маршрутом проектирования Cadence не менее пяти лет.

Будет преимуществом:

• Опыт разработки аналоговой топологии.

• Опыт руководства коллективом топологов.

Условия:

• Работа в аккредитованной IT-компании.

• График 5/2, гибкое начало рабочего дня (8:00-11:00), возможна частично удалённая работа.

• У нас нет бюрократии, дресс-кода и прочих "мелких требований", зато есть большие задачи и возможности.

• Например, возможность защиты диссертации и ведения научной работы прямо у нас.

• Коллектив, в котором можно и поучить других, и поучиться самому.

• Софинансирование медицинских услуг и занятий спортом.

• Дополнительные квартальные премии, чай/кофе, печеньки, фрукты, корпоративные обеды.